|
低功耗技术随着向新一代演进的步伐而变得更为复杂，也日益依赖于IC 之间的交互性。下一代低功耗技术需要大量学院知识的整合 (institutional knowledge integration)。
对电源管理与不断发展的芯片技术进行系统级的全面审视显得越发重要，而这也凸显了在DSP、SoC、MCU 与模拟电源管理设计人员之间进行开放式对话与协作的需求。
此外，半导体公司必须想方设法使系统设计人员能够充分发挥内置于芯片的尖端技术优势。否则，系统的节能潜力将得不到充分的发挥。
从系统设计角度来看，组件需以极高的复杂性协同运行，而且这种配合应当早在SoC 或DSP的设计阶段就开始。模拟、MCU 和电源设计人员能够为SoC或DSP设计小组提供极为宝贵的资料。
尽管产品特性日益丰富，消费者的预期也越来越高，但用更少功耗实现更高性能的需求却始终未变。通过将高效与智能相结合，半导体技术在节能领域中正扮演着极为关键的角色。在芯片和将用于日常用品的系统设计中加入节能特性，将使这些产品更加高效，也将帮助消费者更好地承担节能环保义务。
工艺节点从90纳米向65纳米、乃至45纳米的发展使芯片功耗不断降低，这主要是由于高密度芯片的工作电压较低，而功率与电压的平方成正比。然而，这也会带来权衡折衷，因为高级工艺的隔离层越薄，某个静态电路的漏电流就越大。
为了在 DSP、应用处理器或片上系统 (SoC) 不增加功能值的情况下控制有功电流的功率损失，IC 设计人员发明了门控时钟等技术，可在芯片某些部分没有被使用的情况下将其关闭。
在系统不使用芯片时还可将其全部关闭，从而实现更为显著的节电效果。这种方法尽管效率很高，但有时需要采用极低功耗的 MCU 进行调节。此外，全部关闭芯片的做法还要求在MCU与SoC间有极为紧密的联接 (linkage)，确保在系统需要开启较大芯片时这种联接能即时发挥作用，使SoC被迅速唤醒。
尽管这些技术仍在发挥重要作用，但若在此基础上做更多细微的变化，则还能进一步提高节能性。例如，TI的Smart Reflex技术充分利用了工艺范围 (process corner) 各种变化优势，可监控器件在硅芯片接点 (silicon junction) 处的工作情况、操作模式以及温度。有关数据使系统设计人员能够通过动态调节电压与频率，最大限度地降低功耗。此外，Smart Reflex 技术还可调整多核芯片的用电，以降低芯片级功耗。
芯片间协作
尽管DSP与SoC在节电方面取得了长足发展，但从定义上说，它们本身仍是门数较高的器件。根据占空比的不同，有时如果将某些功能转移至片外，比如用低功耗MCU作为系统监控器的做法可能更省电。不过，这样做必须满足两个条件：一是芯片间的通信必须快速、可靠与高效；二是MCU必须以极低的功耗运行，且支持快速唤醒与关断。
有的系统需要一些必须始终工作的简单功能，如果这些功能不是由门数较多的SoC或DSP，而是由配合DSP工作的MCU完成，则通常可实现更低的功耗。其它这样的系统或监控功能还包括：
- 电源监控与复位
- 电源排序
- 实时时钟保持
- 人机接口管理
DSP 通常采用多个电源轨，必须上电排序才能正常工作。从系统级讲，电源监控、复位监控以及电源排序等都是非常基本的监控功能，这些功能往往通过固定功能器件执行。系统设计人员在低功耗设计中选用DSP时应考虑四大特性：
- 寻求大容量片上存储器。
- 选择可更好控制外设的DSP，因为这样可直接进一步降低功耗。
- 选择可提供多种待机状态的 DSP。
- 选择可提供专门开发软件，尤其是为优化电源利用并最大限度降低功耗而设计的 DSP。
除了用于管理处理器电源，这些固定功能器件对系统的用途有限，特别是在无需主处理器工作时却不能将其关闭。利用小型低功耗 MCU 替代此类器件，在实现对主处理器电源管理的同时，还可执行排序、监控以及系统级管理等功能。
系统设计人员在选择用作处理器监控的MCU时，必须考虑工艺技术与工作电压，但MCU架构的重要性也不容忽视。在许多方面，MCU 的电源优化原则与SoC或DSP都是通用的。
例如，MCU 应提供以下功能：
- 容量足够大的片上存储器，以显著降低或彻底消除片外数据存取。
- 集成模拟块，避免模拟性能受影响。
- 可打开与关闭其自身外设。
- 在只是来回移动数据时支持 DMA 功能。
DMA功能尤为重要，因为当MCU只采集ADC样片或传输数据时的功耗相当大。DMA使ADC能将数据样片直接保存至存储器，从而使 MCU 进入待机状态，直至采集到所需样片的数量为止。随后MCU会被唤醒以处理样片，然后再尽快恢复待机状态。
TI最新一代的MSP430F5xx MCU系列等低功耗MCU具备一种全新的创新技术，可根据处理负载实现动态调节内核电压与时钟速度。如前所述，MCU 功率与电压平方成正比，MCU时钟速度的最大值也与内核电压成正比。当处理负载高低不同时，用户可在运行中调节时钟速度与内核电压，从而优化MCU电源。
对功耗与系统性能而言，SoC、DSP及其电源之间的互动是至关重要的系统级问题。供电量太大会浪费能源；若供电不足，性能则会降低。
要想确定可满足较大IC需求的电源大小，就要对DSP在最高电压时的最大负载有深入了解。不过，在DSP设计前期往往无法获得这方面的信息。
此外，上电与断电排序还需要精确的协作。由于SoC与DSP一般采用多个电源轨，必须根据特定排序供电，因此电源必须在较大芯片所要求的时间范围内对状态变化作出响应。多次尝试将会浪费电源，并降低性能。
功耗更低的工作模式可降低电源管理IC本身的损耗，而借助这种工作模式和改进后的工艺技术，电源管理IC及相关组件的效率可获得进一步提升。例如，工艺技术的改进可实现更低功耗的开关电阻、更少的门电容和更低的泄漏电流，从而可分别降低I2R 损耗、开关损耗以及偏压／静态电流。上述各种技术发展已经用于TI最新低功耗DSP与应用处理器，可将功耗降至前代器件的三分之一。
|
